이 요약은 지난 반세기 동안 반도체 산업의 핵심이었던 '작게 만드는' 기술의 한계에 부딪히면서, 이제는 칩과 칩을 연결하는 '다리'와 그 칩들을 지지하는 '기반'이 중요해지는 새로운 시대를 다룹니다. 특히, 이러한 변화의 중심에 투명한 유리가 어떻게 새로운 해결책으로 떠오르고 있는지, 그리고 유리가 가져올 미래와 극복해야 할 과제들을 친절하게 설명해 드릴 거예요. 이 글을 통해 유리가 왜 차세대 반도체 기판으로 주목받고 있는지, 그리고 앞으로 어떤 기술 발전이 기대되는지 쉽게 이해하실 수 있을 거예요. 😊

1. 작게 만드는 시대의 종말: 나노미터 전쟁의 끝 📉

지난 50년간 인류는 반도체를 더 작게 만드는 데 열중했어요. 트랜지스터를 10나노미터, 5나노미터, 심지어 3나노미터까지 줄이는 것이 반도체 기술 발전의 핵심이었죠. 하지만 결국 물리학의 법칙은 이렇게 냉엄하게 선언했습니다.

"더 이상 작게 만들 수 없다."

이러한 한계에 부딪히자 사람들은 생각을 바꾸기 시작했어요.

"개별 단위를 더 작게 만들 수 없다면, 여러 개를 합쳐서 더 큰 것을 만들면 어떨까?"

이 질문 하나가 게임의 규칙을 완전히 바꾸어 놓았습니다. 이제 핵심은 칩 내부의 미세 회로가 아니라, 칩과 칩을 연결하는 '다리'와 그들을 지지하는 '기반'이 되었죠. 나노미터 전쟁은 끝나고, 이제는 마이크로미터(μm) 전쟁이 시작된 것입니다. 그리고 이 전쟁터의 한가운데에 투명한 유리가 당당히 자리 잡고 있습니다.

2. 칩 사이즈의 한계와 수율 문제: 단일 칩의 종말 🚧

AI 모델은 계속해서 커지고, 칩에 집적해야 할 트랜지스터의 수도 점점 늘어나고 있어요. 더 많은 트랜지스터를 넣으려면 칩 크기가 커져야 하지만, 여기에는 넘을 수 없는 천장(reticle limit)이 존재합니다. 현재 기술로는 빛으로 회로 패턴을 새길 수 있는 최대 면적이 약 858mm²인데, 엔비디아의 GH100 다이(die)는 이미 814mm²로 거의 한계에 다다랐습니다.

크기 외에도 또 다른 문제가 있어요. 큰 캔버스에 바둑판처럼 칩을 그렸다고 상상해 보세요. 작은 붓에 페인트를 묻혀 한 번 튀기면, 물방울이 닿은 모든 사각형은 불량이 됩니다. 사각형이 작으면 손상되지 않는 부분이 많지만, 사각형이 커지면 어떨까요? 작은 물방울 하나만 닿아도 전체가 망가지게 됩니다. 즉, 사각형이 클수록 생존율은 급격히 떨어지는 거죠.

이것이 바로 수율(yield) 문제입니다. 더 작게 만들 수도 없고, 더 크게 만들 수도 없는 상황에서 단일 칩(monolithic chip)은 더 이상 해답이 될 수 없었어요.

3. 칩렛 시대의 개막: 레고처럼 조립하기 🧱

그래서 업계는 반대 방향으로 나아갔습니다. 호그와트 성을 3D 프린터로 한 번에 뽑는다고 상상해 보세요. 인쇄 도중 한 군데라도 잘못되면 전체를 버려야 하죠. 하지만 레고로 만든다면 어떨까요? 벽돌 하나가 잘못되면 그냥 바꾸기만 하면 됩니다.

칩렛(chiplet)이 바로 이 '레고'와 같은 개념입니다. 거대한 칩 하나를 더 작은 조각들로 나누어 각각 제조한 다음, 다시 하나로 이어 붙이는 방식이죠. 작은 칩들은 수율이 더 높아서 비용이 절감되고, 레티클 한계에도 부딪히지 않습니다. 더 좋은 점은 각 칩렛에 다른 공정 노드를 사용할 수 있다는 거예요. 예를 들어, 핵심 연산 코어는 최첨단 3나노 공정을 사용하고, I/O 회로는 더 저렴한 6나노 공정을 사용할 수 있는 거죠. 이것은 매우 합리적인 선택입니다.

엔비디아의 블랙웰(Blackwell)은 거의 한계 크기의 다이 두 개를 하나의 GPU로 결합했고, 인텔의 폰테 베키오(Ponte Vecchio)는 47개의 칩렛을 하나의 프로세서로 조립했습니다.

하지만 여기에는 결정적인 대가가 따릅니다.

단일 칩 내부에서는 모든 것이 내부 배선으로 연결되어 있어 빠르고 효율적이었어요. 하지만 칩을 나누는 순간, 내부에서 이루어지던 통신은 이제 칩 외부로 이동해야 합니다. 마치 한 건물에서 대면 회의를 하던 팀이 뿔뿔이 흩어져 화상 통화를 해야 하는 것과 같죠.

이 화상 통화의 품질이 전체 팀의 생산성을 결정합니다. 칩렛 간의 연결이 원래 내부 배선만큼 빠르지 않다면, 애초에 칩을 나눌 이유가 없겠죠?

훌륭한 칩을 만드는 것만으로는 더 이상 충분하지 않습니다. 이제는 칩들을 잘 연결할 수 있는 시대가 도래한 것입니다.

4. 기판의 역할과 CoWoS: 맥머핀 구조 🍔

칩렛들을 하나로 이어 붙이는 구조는 마치 위 뚜껑이 없는 베이컨 에그 맥머핀과 같아요. 😋

아래쪽 잉글리시 머핀은 기판(substrate)입니다. 모든 것을 지지하는 기반이죠. 칩에 전력을 공급하고, 외부 세계와 연결하며, 전체 패키지를 물리적으로 고정하는 역할을 합니다.

그 위에 있는 베이컨은 칩입니다. GPU, HBM 메모리 등 실제로 연산을 수행하는 부품들이죠.

칩이 하나뿐이던 시절에는 베이컨을 머핀 위에 얹으면 끝이었습니다. 하지만 칩렛 시대에는 베이컨 조각들이 서로 대화해야 합니다. 그래서 머핀과 베이컨 사이에 달걀(인터포저) 층이 추가되었어요. 이 인터포저(interposer)는 칩과 칩을 초고속으로 연결하는 다리 역할을 합니다.

여러분도 아마 CoWoS라는 약어를 들어보셨을 거예요. Chip-on-Wafer-on-Substrate의 약자인데요, 여기서 C는 칩(베이컨), W는 인터포저(달걀), S는 기판(머핀)을 의미합니다. 이름 자체가 이 구조를 설명해 주는 거죠!

이러한 구조에서 중요한 질문은 바로 이것입니다. "달걀과 머핀을 무엇으로 만들 것인가?" 이 결정이 성능, 비용, 그리고 전 세계가 얼마나 많은 AI 칩을 생산할 수 있는지를 좌우하게 됩니다.

5. 유기 기판의 한계: AI 시대의 도래와 함께 흔들리는 왕좌 👑

이 이야기를 제대로 이해하려면 현재 시장의 왕을 알아야 합니다.

오늘날 대다수의 기판은 유기 기판입니다. 수지(resin)와 유리섬유(fiberglass) 층을 겹쳐 만든 것이죠. 안정적이고 저렴합니다. 1990년대 후반 세라믹 기판을 대체한 이후, 유기 기판은 25년 동안 반도체 산업의 조용한 기반 역할을 해왔습니다.

25년은 거의 모든 것이 변하기에 충분한 시간입니다. 그동안 트랜지스터는 수백 나노미터에서 3나노미터로 줄어들었고, 칩 연산 능력은 수만 배 향상되었습니다. 하지만 기판은요? 같은 기본 재료로 조용히 제 역할을 수행해 왔죠.

AI가 그 고요함을 깨뜨렸습니다. 💥

문제를 이해하려면 좋은 기판이 통과해야 하는 두 가지 시험을 알아야 합니다.

1. 열을 견뎌라: 모든 물질은 가열되면 팽창합니다. AI 가속기가 수백 와트를 소모하며 가열될 때, 칩(실리콘)과 그 아래 기판 모두 팽창하는데, 팽창하는 속도가 다릅니다. 이는 마치 다른 보폭을 가진 두 사람이 삼각대 달리기를 하는 것과 같아요. 이 팽창 속도의 차이를 열팽창 계수(CTE)라고 합니다. 유기 기판은 실리콘보다 6~7배 더 많이 팽창합니다. 작은 패키지에서는 이를 무시할 수 있었지만, AI 칩 규모의 패키지가 커지면서 뒤틀림이 치명적인 문제가 됩니다. 최악의 경우, 솔더 접합부가 갈라지게 되죠.

   

2. 신호를 보호하라: 전기 신호가 기판을 통과할 때, 기판 재료는 신호 에너지를 흡수합니다. 흙길을 달리는 자동차를 생각해보세요. 저속에서는 괜찮지만, AI 칩이 요구하는 초고주파에서는 신호가 알아볼 수 없을 정도로 흐려집니다. 흐려진 신호를 복원하려면 DSP(디지털 신호 처리기)가 과도하게 작동해야 하는데, 이는 전력을 소모하고 열을 발생시키며, 그 열은 다시 신호를 더욱 저하시키는 악순환으로 이어집니다. 이는 "빛의 시대"에서 구리의 한계를 논할 때와 동일한 물리적 장벽입니다.

   

유기 기판은 25년 동안 이 두 가지 시험을 무난히 통과했습니다. 패키지는 작았고, 속도는 느렸으니까요. 하지만 AI 칩 앞에서는 두 시험 모두 동시에 무너졌습니다.

왕좌가 흔들리기 시작한 거죠. 📉

6. 실리콘 인터포저: 최고의 다리, 하지만 가장 큰 병목 🌉

유기 기판이 먼저 무릎을 꿇은 곳은 칩과 칩을 직접 연결하는 중간층, 즉 인터포저였습니다. 대량의 신호를 고속으로 전송해야 하는 이 다리 역할을 유기 재료는 도저히 감당할 수 없었죠.

2012년, TSMC의 해답은 간단했습니다.

"칩을 만드는 것과 동일한 재료인 실리콘을 사용하여 다리를 만들자."

이것이 바로 CoWoS의 핵심입니다. 칩들 사이에 실리콘 판(slab)을 인터포저로 놓는 거죠. 같은 실리콘이니 열팽창 불일치가 줄어듭니다. 반도체 공정으로 제조되기 때문에 머리카락보다 가는 배선도 가능해지고요. 실리콘 인터포저가 없었다면 오늘날의 AI 칩은 존재할 수 없었을 겁니다.

문제는 실리콘 인터포저가 반도체 웨이퍼에서 만들어진다는 점입니다. 최첨단 공정 노드가 필요하지는 않지만, 여전히 TSMC의 클린룸, 웨이퍼 생산 능력, 패키징 라인을 차지합니다.

다시 맥머핀 이야기로 돌아가 볼까요? 버너가 4개밖에 없는 주방에서 달걀(인터포저)을 튀기는 데 2개의 버너를 써버린다면, 필요한 베이컨(칩)을 모두 요리할 버너가 부족해집니다. 다리를 만드는 것이 칩을 만드는 것과 같은 자원을 놓고 경쟁하는 것이죠. 이것이 바로 병목 현상(bottleneck)의 핵심입니다. 😬

비용도 만만치 않습니다. 대형 실리콘 인터포저 하나는 100달러를 훌쩍 넘고, 인터포저 하나만으로 전체 패키징 비용의 절반 이상을 차지할 수 있어요. 2028년에는 최고급 AI 칩 하나를 패키징하는 데 약 1,300달러가 들 것으로 예상됩니다.

크기 또한 한계에 부딪힙니다. 실리콘 인터포저도 둥근 웨이퍼에서 잘라내므로, 앞서 언급한 수율 논리가 그대로 적용됩니다. 인터포저가 커질수록 웨이퍼당 생산량이 줄어들고 결함률은 높아집니다.

실리콘은 유기 기판이 할 수 없었던 것을 해냈습니다. 하지만 그 대가는 너무 비쌌어요. AI 칩 수요가 폭발적으로 증가하는 시기에, 최고의 다리가 가장 큰 병목이 된 셈이죠.

유기 기판은 저렴하지만 AI 칩 앞에서는 한계에 부딪혔고, 실리콘 인터포저는 최고의 성능을 제공하지만 패키징 자원을 너무 많이 소모하고 확장에 저항합니다. 이 둘 사이에는 빈자리가 있었죠.

바로 그곳에 유리가 등장합니다. ✨

7. 유리의 등장: 두 가지 해결책 🧪

"유리 기판"은 포괄적인 용어지만, 실제로는 완전히 다른 두 가지 경로가 공존합니다.

1. 경로 1: 인터포저를 유리로 대체. 실리콘이 차지했던 다리(인터포저)를 디스플레이 산업의 대면적 유리 가공 장비로 만드는 방식입니다. 맥머핀으로 치면, 달걀(인터포저)을 버너가 필요 없는 재료로 바꾸는 거예요. 버너가 자유로워지면 더 많은 베이컨(칩)을 요리할 수 있죠. 삼성은 2028년까지 이 경로를 목표로 하고 있습니다.

   

2. 경로 2: 기판 자체를 유리로 대체. 근본적으로 다른 논리입니다. 유기 기판의 성능 한계를 근본적인 수준에서 돌파하는 거죠. 유기 기판보다는 비싸지만, 그만한 가치가 있다고 보는 겁니다. 인텔은 이 경로에 10억 달러 이상을 투자했습니다.

같은 '유리'지만, 해결하려는 문제는 서로 다릅니다.

8. 유리의 압도적인 장점: 왜 유리인가? 💎

유리는 유기 기판이 실패했던 정확히 두 가지 시험에서 압도적인 결과를 보여주며 도전장을 내밀 수 있습니다.

1. 열팽창: 유기 기판은 17~20 ppm/°C, 실리콘은 약 3 ppm/°C로, 6~7배 차이가 납니다. 유리는 조성을 조절하여 3 ppm/°C에 가깝게 만들 수 있습니다. 이는 실리콘의 보폭과 일치시킬 수 있다는 뜻이죠. 이것이 가장 근본적인 장점입니다. 유기 기판에서는 불가능했던 패키지 크기가 유리 기판에서는 가능해집니다.

2. 신호 손실: 유기 기판이 흙길이라면, 유리는 새로 포장된 아스팔트와 같습니다. 유리를 통한 신호 손실은 유기 기판보다 10배 이상 낮을 수 있어요. 신호 번짐이 적다는 것은 복구 회로의 부담을 줄여주고, 전력 소모가 적어지며, 열 발생이 줄어들어 악순환의 고리가 끊어지는 것을 의미합니다.

이 두 가지 장점만으로도 충분히 중요하지만, 유기 기판은 결코 따라 할 수 없는 두 가지 특성이 더 있습니다.

1. 매우 부드러운 표면: 유기 기판의 표면이 흙길이라면, 유리 표면은 스케이트장처럼 매끄럽습니다. 솔더 없이 구리 패드를 직접 접합하는 새로운 기술인 하이브리드 본딩은 이러한 매끄러움이 필수 조건입니다. 이는 연결 지점 사이의 간격을 수십 마이크로미터에서 10마이크로미터 이하로 줄여, 같은 면적에 수십 배 더 많은 연결을 만들 수 있게 해줍니다. 유기 기판에서는 불가능하지만, 유리 기판에서는 가능합니다.

   

2. 투명성: 유리는 빛이 통과합니다. 이는 광 도파관(optical waveguide)을 기판 내부에 직접 내장할 수 있다는 것을 의미합니다. "빛의 시대"에서 논의되었던 광 상호 연결(optical interconnect)을 칩 위에서 기판 내부로 확장할 수 있는 거죠. 전기 신호가 광 신호로 변환되어 칩들 사이를 오가는 세상 — 유리는 바로 그 세상의 토대가 될 수 있는 재료입니다.

9. 유리의 도전 과제: 넘어야 할 세 개의 산 ⛰️⛰️⛰️

물론, 유리가 만능이라면 이미 왕좌에 올랐겠죠. 😅

가장 근본적인 문제부터 이야기해 볼까요? 유리는 깨집니다. 절단, 드릴링, 취급 과정에서 미세한 균열이 생길 수 있습니다. 칩이 수만 번 전원이 켜지고 꺼지면서 팽창과 수축을 반복할 때, 이러한 균열이 치명적으로 확산될 수 있습니다. 업계는 가장자리 마감 기술과 강화 처리를 통해 이를 억제하고 있지만, 수천 번의 열 사이클에 대한 장기 신뢰성 데이터는 아직 부족합니다.

열전도도는 실리콘보다 두 자릿수 낮습니다. 실리콘은 약 130~150 W/m·K의 열을 전도하는 반면, 유리는 약 1 W/m·K에 불과합니다. 하지만 이 약점에는 흥미로운 반전이 있습니다. 유리의 투명성을 기억하시나요? 도파관이 기판에 내장되어 데이터가 빛으로 전송되면, 기판을 통과하는 신호는 거의 열을 발생시키지 않습니다. 낮은 열전도도가 치명적인 결함이 아니게 되는 거죠. 유리의 약점과 광 상호 연결의 강점이 서로 보완됩니다.

또 다른 역설도 있습니다. 유리가 신호를 흡수하지 않는다는 바로 그 특성이 전력 공급에서는 예상치 못한 약점으로 작용합니다. 시끄러운 카페에서는 옆 테이블의 잡담이 배경 소음으로 사라집니다. 하지만 텅 빈 콘서트홀에서는 작은 기침 소리 하나도 사방에 울려 퍼지죠. 유리 기판은 바로 그 텅 빈 콘서트홀과 같습니다. 전력 공급 회로에서 발생하는 미세한 노이즈가 흡수되지 않고 반향을 일으켜, 전력 공급이 깨끗하게 흐르지 않고 출렁이게 만듭니다.

신뢰성, 열 방출, 전력 노이즈 — 세 개의 산이 유리 앞에 놓여 있습니다. 실험실에서는 가능성이 입증되었지만, 유리가 대량 생산 라인에 오르기 전에 이 산들을 넘어야만 합니다.

10. 결론: 기판 전쟁의 미래와 유리의 잠재력 ✨

한때 트랜지스터를 분할하던 칼날은 무뎌졌습니다. 그 자리에 칩들을 꿰매는 바늘과 실이 점점 더 날카로워지고 있죠. 기판은 더 이상 단순한 플라스틱 받침대가 아닙니다. 이제는 전체 시스템의 성능 한계를 결정하는 거대한 회로, 즉 두 번째 반도체가 되었습니다.

2028년까지 유리는 최첨단 AI 가속기의 핵심에 자리 잡기 시작할 것입니다. 그리고 그 너머에는 빛이 유리를 통해 흐르고, 전기 신호가 광 신호로 변환되어 칩들 사이를 오가는 세상이 우리를 기다리고 있습니다.

가능성은 확인되었습니다. 하지만 실험실의 유리와 공장의 생산 라인 사이에는 여전히 많은 산이 남아 있습니다. 이 산들을 넘기 위해 지금 이 순간에도 수조 원의 자본이 움직이고 있습니다.

누가 먼저 대량 생산의 문턱을 넘을지, 누구의 자본이 진정한 자본이 될지. 그 거대한 돈 게임의 지도는 2부에서 펼쳐질 것입니다. 💰

참고 자료

• 칩 크기 한계 및 칩렛 아키텍처
  • NVIDIA, "H100 Tensor Core GPU Architecture" (2022년 3월)
  • NVIDIA, GTC 2024 기조연설, Blackwell 아키텍처 (2024년 3월)
  • Intel, "Ponte Vecchio: Exascale 컴퓨팅을 위한 멀티 타일 3D 스택 프로세서" (ISSCC 2022)
• 패키징 기술
  • TSMC, "CoWoS® 플랫폼"
  • SemiAnalysis, "AI 확장 – CoWoS 및 HBM 공급망 분석" (2023년 7월)
  • Bloomberg Intelligence, "첨단 반도체 패키징 시장, 2033년까지 800억 달러 도달 가능성" (2025년 10월)
• 유리 기판 기술 및 재료 특성
  • Intel, 보도 자료, "더 강력한 컴퓨팅 수요 충족을 위한 업계 선도적인 유리 기판 공개" (2023년 9월)
  • Semiconductor Engineering, "유리 기판 모멘텀 확보"
  • MDPI, "유리 기판 기술 검토"
• 주요 산업 동향
  • NIST / U.S. 상무부, "Absolics와의 예비 계약" (2024년)
  • Samsung Electro-Mechanics, "Sumitomo Chemical Group과 유리 코어 합작 투자 MOU 체결"
  • TrendForce, "인텔, 유리 기판 라이선스 시작 보도" (2025년)
• 시장 전망
  • Bloomberg Intelligence, "첨단 반도체 패키징 시장" (2025년 10월)
  • Future Markets Inc., "반도체용 유리 기판의 글로벌 시장 2026–2036"